home *** CD-ROM | disk | FTP | other *** search
/ Languguage OS 2 / Languguage OS II Version 10-94 (Knowledge Media)(1994).ISO / language / embedded / mcu332 / c32src.arc / RESETV.LST < prev    next >
File List  |  1991-03-01  |  60KB  |  995 lines
  1. Motorola Family Assembler BETA TEST VERSION  (2.1.5 ) Fri Mar 01 13:32:03 1991
  2.  
  3.  
  4.  
  5. abs. rel.   LC   obj. code   source line
  6. ---- ----   ---- ---------   -----------
  7.    1    1                   |
  8.    2    2                   |** Set checksum at "CHECKVAL" below! **
  9.    3    3                   |
  10.    4    4                   |         TTL       Reset Vector and Code Size
  11.    5    5                   |         OPT       P=68332
  12.    6    6                   |******************************************************************************
  13.    7    7                   |** Exported portion                                                        ***
  14.    8    8                   |*V****************************************************************************
  15.    9    9                   |***                                                                        ***
  16.   10   10                   |***   MODULE:                                                              ***
  17.   11   11                   |***     RESETV - This module contains the reset vector for the system.     ***
  18.   12   12                   |***              It also includes a longword that contains the size of     ***
  19.   13   13                   |***              the code segment in bytes and all of the user custom-     ***
  20.   14   14                   |***              ization parameters.                                       ***
  21.   15   15                   |***                                                                        ***
  22.   16   16                   |***   ENVIRONMENT:                                                         ***
  23.   17   17                   |***     M68300 BCC EVM system                                              ***
  24.   18   18                   |***                                                                        ***
  25.   19   19                   |***   LANGUAGE:                                                            ***
  26.   20   20                   |***     M68MASM for MS-DOS MC68332 assembly language relocatable module    ***
  27.   21   21                   |***                                                                        ***
  28.   22   22                   |***   SUMMARY OF CONTENTS:                                                 ***
  29.   23   23                   |***      <will be linked to start at $E0000 for BCC>                       ***
  30.   24   24                   |***      System reset vector.                                              ***
  31.   25   25                   |***      Code segment size.                                                ***
  32.   26   26                   |***      User customization parameters.                                    ***
  33.   27   27                   |***                                                                        ***
  34.   28   28                   |***   NOTES:                                                               ***
  35.   29   29                   |***     1.  Source equivalent copy of CPU32Bug parameter area for Motorola ***
  36.   30   30                   |***         FREEWARE Bulletin Board System (BBS) to produce object         ***
  37.   31   31                   |***         equivalent code.  See REVISION HISTORY below for version nbr.  ***
  38.   32   32                   |***     2.  This source code can be freely used at no cost/obligation,     ***
  39.   33   33                   |***         i.e. it is PUBLIC DOMAIN software.  Please report any errors/  ***
  40.   34   34                   |***         additions to the SYSOP of the Motorola FREEWARE BBS.           ***
  41.   35   35                   |***     3.  Parameters which reference linker symbols (XREF/XDEF) will     ***
  42.   36   36                   |***         not be defined until link time, so the obj. code listed here   ***
  43.   37   37                   |***         will not match the actual EPROM code.                          ***
  44.   38   38                   |***                                                                        ***
  45.   39   39                   |*^****************************************************************************
  46.   40   40                   |***  INTERNAL PORTION OF THE MODULE HEADER                                 ***
  47.   41   41                   |******************************************************************************
  48.   42   42                   |***                                                                        ***
  49.   43   43                   |***   REVISION HISTORY (add changes to the top):                           ***
  50.   44   44                   |***                                                                        ***
  51.   45   45                   |***      DATE         AUTHOR               CHANGES                         ***
  52.   46   46                   |***   ----------  ---------------  -------------------------------------   ***
  53.   47   47                   |***    03/01/91   Peter S. Gilmour Compatible with CPU32Bug version 1.00.  ***
  54.   48   48                   |***    05/02/90   Peter S. Gilmour Compatible with 332Bug version 1.02.    ***
  55.   49   49                   |***    01/16/90   Peter S. Gilmour Initial version port to MS_DOS based    ***
  56.   50   50                   |***                                M68MASM from original source code.      ***
  57.   51   51                   |***                                Compatible with 332Bug version 1.01.    ***
  58.   52   52                   |***                                                                        ***
  59.   53   53                   |******************************************************************************
  60.   54   54                   |
  61.   55   55                   |***                                                                        ***
  62.   56   56                   |***   XDEFS:                                                               ***
  63.   57   57                   |***                                                                        ***
  64.   58   58                   |         XDEF      ORIGIN              Start of program space
  65.   59   59                   |         XDEF      CODESIZE            Size of program space in bytes
  66.   60   60                   |         XDEF      CHECKSUM            Permit access by confidence test
  67.   61   61                   |* Old CSn base addr reg. values
  68.   62   62                   |         XDEF      .CSBAR0,.CSBAR1,.CSBAR2,.CSBAR3,.CSBAR4,.CSBAR5
  69.   63   63                   |         XDEF      .CSBAR6,.CSBAR7,.CSBAR8,.CSBAR9,.CSBAR10
  70.   64   64                   |* Old CSn base addr reg. values
  71.   65   65                   |         XDEF      .CSOR0,.CSOR1,.CSOR2,.CSOR3,.CSOR4,.CSOR5
  72.   66   66                   |         XDEF      .CSOR6,.CSOR7,.CSOR8,.CSOR9,.CSOR10
  73.   67   67                   |* Common CSBOOT values
  74.   68   68                   |         XDEF      .CSBARBT            Old/new CSBOOT base addr reg. value
  75.   69   69                   |         XDEF      .CSORBT             Old/new CSBOOT option reg. value
  76.   70   70                   |* New CSn base addr reg. values
  77.   71   71                   |         XDEF      CSBAR0$,CSBAR1$,CSBAR2$,CSBAR3$,CSBAR4$,CSBAR5$
  78.   72   72                   |         XDEF      CSBAR6$,CSBAR7$,CSBAR8$,CSBAR9$,CSBAR10$
  79.   73   73                   |* New CSn base addr reg. values
  80.   74   74                   |         XDEF      CSOR0$,CSOR1$,CSOR2$,CSOR3$,CSOR4$,CSOR5$
  81.   75   75                   |         XDEF      CSOR6$,CSOR7$,CSOR8$,CSOR9$,CSOR10$
  82.   76   76                   |
  83.   77   77                   |         XDEF      MCR_OR              MCR bits to add at power-on
  84.   78   78                   |         XDEF      MCR_AND             MCR bits to delete at power-on
  85.   79   79                   |         XDEF      .PICR               Periodic interrupt control reg. value
  86.   80   80                   |         XDEF      .PITR               Periodic interrupt timer reg. value
  87.   81   81                   |         XDEF      RB_SP               Rom Auto Boot SP location in ROM
  88.   82   82                   |         XDEF      RB_PC               Rom Auto Boot PC location in ROM
  89.   83   83                   |         XDEF      CONSCI              Console default SCI parameter table
  90.   84   84                   |         XDEF      .PARMS              SCI parameter definition
  91.   85   85                   |         XDEF      .BAUD               SCI baud rate value
  92.   86   86                   |         XDEF      .PARITY             SCI parity value
  93.   87   87                   |         XDEF      .DATA               SCI nbr. data bits value
  94.   88   88                   |         XDEF      .STOP               SCI nbr. stop bits value
  95.   89   89                   |         XDEF      .XON_ENB            SCI XON/XOFF enable value
  96.   90   90                   |         XDEF      .XON                SCI XON value
  97.   91   91                   |         XDEF      .XOFF               SCI XOFF value
  98.   92   92                   |         XDEF      SYPCR_OR            SYPCR bits to add at power-on
  99.   93   93                   |         XDEF      SYPCR_AND           SYPCR bits to delete at power-on
  100.   94   94                   |         XDEF      FEXTAL              External clock frequency (in Hz)
  101.   95   95                   |         XDEF      FCRYSTAL            Crystal frequency (in Hz)
  102.   96   96                   |         XDEF      PWR_ON              Start of Power on branch vectors
  103.   97   97                   |         XDEF      PWR_TBL1            Init. Table #1 Power on branch vector
  104.   98   98                   |         XDEF      PWR_INI             MCU init. Power on branch vector
  105.   99   99                   |         XDEF      PWR_TBL2            Init. Table #2 Power on branch vector
  106.  100  100                   |         XDEF      PWR_TTL             Sign on title Power on branch vector
  107.  101  101                   |         XDEF      PWR_TST             Self-test Power on branch vector
  108.  102  102                   |         XDEF      PWR_GO              System Go Power on branch vector
  109.  103  103                   |         XDEF      INITTBL             Initialization Table
  110.  104  104                   |         XDEF      INITTBLE            Initialization Table end
  111.  105  105                   |         XDEF      SIGNON              Offset to system sign on message text
  112.  106  106                   |***                                                                        ***
  113.  107  107                   |***   XREFS:                                                               ***
  114.  108  108                   |***                                                                        ***
  115.  109  109                   |         XREF      CONFTST             Confidence test entry point
  116.  110  110                   |         XREF      SYSINIT             Start of program (system init.)
  117.  111  111                   |         XREF      INIT_CS             MCU initialization (chip selects, etc.
  118.  112  112                   |         XREF      INIT_T1             Table #1 Initialization
  119.  113  113                   |         XREF      INIT_T2             Table #2 Initialization
  120.  114  114                   |         XREF      MEMPAGE             16 Megabyte page
  121.  115  115                   |***                                                                        ***
  122.  116  116                   |***   Local macros:                                                        ***
  123.  117  117                   |***                                                                        ***
  124.  118  118                   |VECTOR   MACRO                         ! SETUP VECTOR SPACE
  125.  119  119                   |SECTD    SET       0                   ! DEFINE DATA SECTION
  126.  120  120                   |SECTP    SET       8                   ! DEFINE PROGRAM SECTION
  127.  121  121                   |         SECTION   SECTP               ! PUT USER INTO PROG. SECTION
  128.  122  122                   |         ENDM                          !
  129.  123  123                   |
  130.  124  124                   |***
  131.  125  125                   |***   Local equates:
  132.  126  126                   |***
  133.  127  127        0000 000D  |CR       EQU       $0D       ASCII carriage return
  134.  128  128        0000 000A  |LF       EQU       $0A       ASCII line feed
  135.  129  129        0000 0020  |SPACE    EQU       $20       ASCII space
  136.  130  130                   |
  137.  131  131                   |*
  138.  132  132                   |*  For M68300 BCC and PFB.
  139.  133  133                   |*
  140.  134  134                   |*  NOTE: Unused upper address lines are specified as 1's so ABSOLUTE SHORT
  141.  135  135                   |*        addressing (sign extension) can be used.
  142.  136  136                   |*
  143.  137  137        0000 2700  |SR_VAL    EQU      $2700               status register initial value.
  144.  138  138                   |
  145.  139  139        0000 0000  |RAM_BASE  EQU      $0                  BCC RAM base address
  146.  140  140        0001 0000  |RAM_SIZE  EQU      $10000              BCC RAM size (bytes)
  147.  141  141        000E 0000  |ROM1_BASE EQU      $E0000              BCC EPROM base address
  148.  142  142        0002 0000  |ROM1_SIZE EQU      $20000              BCC EPROM size (bytes)
  149.  143  143        0004 0000  |IRAM_BASE EQU      $40000
  150.  144  144        FFFF E800  |FPCP_BASE EQU      $FFFFE800           PFB MC68881/MC6882 base address
  151.  145  145                   |*                                      .  (Floating Point Co-Processor)
  152.  146  146        0000 8000  |FCRYSTVAL EQU      32768               Crystal frequency (in Hz)
  153.  147  147        FFFF F000  |HI_BASE   EQU      $FFFFF000           CPU32 module (registers) base high addr
  154.  148  148                   |*                                      .  This is the default used at power-up!
  155.  149  149        007F F000  |LO_BASE   EQU      $007FF000           CPU32 module (registers) base low  addr
  156.  150  150        0000 0A00  |SIM       EQU      $A00                CPU32 System Integration Module base addr
  157.  151  151        0000 0B00  |RAMCR     EQU      $B00                CPU32 RAM Control Module base offset
  158.  152  152        0000 0C00  |QSM       EQU      $C00                CPU32 Queued Serial Module base offset
  159.  153  153        FFFF F800  |AUTO_BASE EQU      $FFFFF800           Autovector base address
  160.  154  154                   |
  161.  155  155                   |* Define bits for Power Up Status (PWRSTATUS) flag:
  162.  156  156        0000 001F  |EXTAL_BIT  EQU     31             External Clock flag bit:    0= off (VCO)
  163.  157  157        0000 001E  |CHKSUM_BIT EQU     30             Checksum not pgm'd yet bit: 0= pgm'd
  164.  158  158                   |
  165.  159  159        0000 0000  |LOCALRAM  EQU      RAM_BASE            base of local RAM
  166.  160  160        0000 4000  |SYSRAMSZ  EQU      $00004000           size of local RAM (for system use)
  167.  161  161        0001 0000  |LCLRAMMX  EQU      RAM_SIZE            max size of local RAM (for M68332 BCC)
  168.  162  162        0000 4000  |USRRAM    EQU      LOCALRAM+SYSRAMSZ   base of user RAM
  169.  163  163        0000 C000  |USRRAMSZ  EQU      LCLRAMMX-SYSRAMSZ   size of user RAM
  170.  164  164        0000 0000  |RAMSTART  EQU      LOCALRAM            alias for base of local RAM
  171.  165  165                   |
  172.  166  166        000E 0000  |LOCALROM  EQU      ROM1_BASE           base of local ROM (use PC rel refs!)
  173.  167  167        0001 0000  |LCLROMSZ  EQU      $00010000           size of local ROM used by 332Bug
  174.  168  168        0000 00FF  |ROMUNPGM  EQU      $FF                 unprogrammed state of a byte of EPROM
  175.  169  169        0000 00FF  |FILL.1    EQU      ROMUNPGM            fill value for 1 byte = BYTE
  176.  170  170        0000 FFFF  |FILL.2    EQU      FILL.1<<8+FILL.1    fill value for 2 bytes= WORD
  177.  171  171        FFFF FFFF  |FILL.4    EQU      FILL.2<<16+FILL.2   fill value for 4 bytes= LONG WORD
  178.  172  172                   |
  179.  173  173        0001 0000  |RAM2_BASE EQU      LOCALRAM+LCLRAMMX   Next RAM base address
  180.  174  174        0010 0000  |ROM2_BASE EQU      ROM1_BASE+ROM1_SIZE Next ROM base address
  181.  175  175                   |
  182.  176  176        0000 0400  |VECTSIZ  EQU       $400                Vector table size
  183.  177  177        0000 1000  |USERLEN  EQU       $1000               user space reserved
  184.  178  178        0000 4000  |MEMINC   EQU       $4000               memory increment for 130's or EVM's
  185.  179  179        0000 2BFC  |STKLEN   EQU       MEMINC-USERLEN-VECTSIZ-4 size of bug/diag stack + static vars
  186.  180  180                   |
  187.  181  181                   |*
  188.  182  182                   |* Interrupt levels & vectors
  189.  183  183                   |*
  190.  184  184        0000 0007  |ABORTLVL EQU       7                   abort level
  191.  185  185        0000 001F  |ABORTVEC EQU       31                  abort vector
  192.  186  186        0000 0007  |ACFAILVL EQU       7                   AC-Fail level
  193.  187  187        0000 0041  |ACFAILVC EQU       65                  AC-Fail vector
  194.  188  188        0000 0006  |TIMERLVL EQU       6                   timer level: M68332 periodic int. timer
  195.  189  189        0000 0042  |TIMERVEC EQU       66                  timer vector
  196.  190  190                   |
  197.  191  191                   |*
  198.  192  192                   |*  Setup Base Addresses:
  199.  193  193                   |*    1. A31-A24 must= 0  (MC68332 only uses A0-A23; rest are unused!)
  200.  194  194                   |*    2. A10-A0  must= 0  (for Base Address Register usage).
  201.  195  195                   |*
  202.  196  196        00FF F800  |ADDRMASK EQU       $00FFF800           Address mask (24-bits, A10-A0= 0)
  203.  197  197        0000 0000  |RAM      EQU       RAM_BASE&ADDRMASK   Setup Base Addresses
  204.  198  198        000E 0000  |ROM      EQU       ROM1_BASE&ADDRMASK  Setup Base Addresses
  205.  199  199        0001 0000  |RAM2     EQU       RAM2_BASE&ADDRMASK  Setup Base Addresses
  206.  200  200        0010 0000  |ROM2     EQU       ROM2_BASE&ADDRMASK  Setup Base Addresses
  207.  201  201        00FF E800  |FPCP     EQU       FPCP_BASE&ADDRMASK  Setup Base Addresses
  208.  202  202        0004 0000  |IRAM     EQU       IRAM_BASE&ADDRMASK  Setup Base Addresses
  209.  203  203        00FF F800  |AVEC_7   EQU       AUTO_BASE&ADDRMASK  Setup Base Addresses
  210.  204  204                   |
  211.  205  205        0000 0000  |CSBAR_XX EQU       $0000               Reset (unused) value for CSBARn
  212.  206  206        0000 0000  |CSOR_XX  EQU       $0000               Reset (unused) value for CSORn
  213.  207  207                   |
  214.  208  208                   |*
  215.  209  209                   |* Option Register Equates (CSORBT, CSORn):
  216.  210  210                   |*
  217.  211  211        0000 0000  |B2K      EQU       0                   2K    block size
  218.  212  212        0000 0001  |B8K      EQU       1                   8K    block size
  219.  213  213        0000 0002  |B16K     EQU       2                   16K   block size
  220.  214  214        0000 0003  |B64K     EQU       3                   64K   block size
  221.  215  215        0000 0004  |B128K    EQU       4                   128K  block size
  222.  216  216        0000 0005  |B256K    EQU       5                   256K  block size
  223.  217  217        0000 0006  |B512K    EQU       6                   512K  block size
  224.  218  218        0000 0007  |B1M      EQU       7                   1MB   block size
  225.  219  219        0000 0000  |ASYNC    EQU       $0000               Asynchronous mode
  226.  220  220        0000 8000  |SYNC     EQU       $8000               Synchronous  mode
  227.  221  221        0000 4000  |CS_UPPB  EQU       2*$2000             Upper byte
  228.  222  222        0000 2000  |CS_LOWB  EQU       1*$2000             Lower byte
  229.  223  223        0000 6000  |CS_BOTHB EQU       3*$2000             Both  bytes (upper or lower)
  230.  224  224        0000 0800  |CS_R     EQU       1*$800              Read
  231.  225  225        0000 1000  |CS_W     EQU       2*$800              Write
  232.  226  226        0000 1800  |CS_RW    EQU       3*$800              Read or write
  233.  227  227        0000 0000  |CS_AS    EQU       0*$400              Address Strobe (AS*)
  234.  228  228        0000 0400  |CS_DS    EQU       1*$400              Data    Strobe (DS*)
  235.  229  229        0000 000E  |CS_FAST  EQU       14                  Fast     termination DSACK*
  236.  230  230        0000 000F  |CS_EXT   EQU       15                  External termination DSACK*
  237.  231  231        0000 0040  |CS_WAIT  EQU       1*$40               Wait cycles for DSACK*
  238.  232  232        0000 0000  |CS_CSP   EQU       0*$10               CPU  space
  239.  233  233        0000 0010  |CS_USP   EQU       1*$10               User space
  240.  234  234        0000 0020  |CS_SSP   EQU       2*$10               Supervisor space
  241.  235  235        0000 0030  |CS_SUSP  EQU       3*$10               Supervisor/User space
  242.  236  236        0000 0002  |CS_LVL   EQU       1*$2                Interrupt priority level
  243.  237  237        0000 0001  |CS_AVEC  EQU       1                   Autovector enable
  244.  238  238                   |
  245.  239  239                   |
  246.  240  240                   |* Select value for checksum below:
  247.  241  241                   |*   - place "*" in front of the one you DON'T want assembled
  248.  242  242                   |*
  249.  243  243                   |*CHECKVAL EQU       FILL.2              Checksum value for debugging
  250.  244  244        0000 3033  |CHECKVAL EQU       $3033               Checksum value for finished product
  251.  245  245                   |*                                      .   - must not be same as FILL.2!
  252.  246  246                   |* The actual value of the checksum word is not known at the time
  253.  247  247                   |* that this file is assembled or linked.  However, an "intelligent"
  254.  248  248                   |* checksum method is used whereby the program tells the user what
  255.  249  249                   |* the checksum should be if the checksum hasn't been programmed yet!
  256.  250  250                   |* Make the change, re-make the program, and blow new EPROM.
  257.  251  251                   |*
  258.  252  252                   |* The checksum word consists of two bytes that are placed at offset
  259.  253  253                   |* locations $0E-0F in the Bug EPROM and is used during execution of
  260.  254  254                   |* the confidence check to validate the EPROM contents.
  261.  255  255                   |*
  262.  256  256                   |
  263.  257  257                   |********************************
  264.  258  258                   |**  Configuration Parameters  **
  265.  259  259                   |********************************
  266.  260  260                   |*  DO NOT ALTER!  Must match with user documentation!
  267.  261  261                   |*
  268.  262  262                   |         VECTOR
  269.  263    1m       0000 0000  +SECTD    SET       0                   ! DEFINE DATA SECTION
  270.  264    2m       0000 0008  +SECTP    SET       8                   ! DEFINE PROGRAM SECTION
  271.  265    3m  0000            +         SECTION   SECTP               ! PUT USER INTO PROG. SECTION
  272.  266  263                   |*
  273.  267  264        0000 0000  |ORIGIN   EQU       *
  274.  268  265   0000 0000 2FFC  |PWR_SSP  DC.L      LOCALRAM+VECTSIZ+STKLEN Init. SSP = below user ram
  275.  269  266   0004 0000 0090  |PWR_PC   DC.L      PWR_ON                  Init. PC  = power on branch vector
  276.  270  267                   |**
  277.  271  268   0008 0002 0000  |CODESIZE DC.L      ROM1_SIZE           Set Code Size (in bytes)
  278.  272  269   000C 20         |SRECMAX  DC.B      32                  Maximum # data bytes to put in S-records
  279.  273  270                   |*                                      .  Valid range= 1..250  (includes S3,S7)
  280.  274  271                   |*                                      .  (used by DU command)
  281.  275  272   000D FF         |CHECKALT DC.B      FILL.1              -- reserved -- (alternate checksum)
  282.  276  273   000E 3033       |CHECKSUM DC.W      CHECKVAL            Allocate space for checksum word
  283.  277  274                   |*                                      . If CHECKVAL = FILL.2, then change
  284.  278  275                   |*                                      .   value of CHECKALT location!
  285.  279  276                   |
  286.  280  277                   |* NOTE: "/256" is used in the Chip Select Tables below to shift address bits
  287.  281  278                   |*       A23-A11 to bit positions B15-B3 (23-15= 8 bits = 256) for use in the
  288.  282  279                   |*       SIM Base Address Registers.
  289.  283  280                   |
  290.  284  281                   |*----------------------------------------------------------------------------
  291.  285  282                   |* Old Chip Select Table: (Rev. A BCC + Rev. A PFB)
  292.  286  283                   |*
  293.  287  284   0010 0003       |.CSBAR0  DC.W      RAM/256+B64K        CS0  base & option register values
  294.  288  285   0012 5830       |.CSOR0   DC.W      0*CS_WAIT+CS_UPPB+CS_RW+CS_AS+CS_SUSP
  295.  289  286   0014 0003       |.CSBAR1  DC.W      RAM/256+B64K        CS1  base & option register values
  296.  290  287   0016 3830       |.CSOR1   DC.W      0*CS_WAIT+CS_LOWB+CS_RW+CS_AS+CS_SUSP
  297.  291  288   0018 0103       |.CSBAR2  DC.W      RAM2/256+B64K       CS2  base & option register values
  298.  292  289   001A 6870       |.CSOR2   DC.W      1*CS_WAIT+CS_BOTHB+CS_R+CS_AS+CS_SUSP
  299.  293  290   001C 0103       |.CSBAR3  DC.W      RAM2/256+B64K       CS3  base & option register values
  300.  294  291   001E 3030       |.CSOR3   DC.W      0*CS_WAIT+CS_LOWB+CS_W+CS_AS+CS_SUSP
  301.  295  292   0020 1004       |.CSBAR4  DC.W      ROM2/256+B128K      CS4  base & option register values
  302.  296  293   0022 5870       |.CSOR4   DC.W      1*CS_WAIT+CS_UPPB+CS_RW+CS_AS+CS_SUSP
  303.  297  294   0024 1004       |.CSBAR5  DC.W      ROM2/256+B128K      CS5  base & option register values
  304.  298  295   0026 3870       |.CSOR5   DC.W      1*CS_WAIT+CS_LOWB+CS_RW+CS_AS+CS_SUSP
  305.  299  296   0028 FFE8       |.CSBAR6  DC.W      FPCP/256+B2K        CS6  base & option register values
  306.  300  297   002A 783F       |.CSOR6   DC.W      CS_EXT+CS_BOTHB+CS_RW+CS_AS+CS_SUSP
  307.  301  298   002C 0000       |.CSBAR7  DC.W      CSBAR_XX            CS7  base & option register values
  308.  302  299   002E 0000       |.CSOR7   DC.W      CSOR_XX             .  -- unused --
  309.  303  300   0030 FFF8       |.CSBAR8  DC.W      AVEC_7/256          CS8  base & option register values
  310.  304  301   0032 680F       |.CSOR8   DC.W      0*CS_WAIT+CS_BOTHB+CS_R+CS_AS+CS_CSP+7*CS_LVL+CS_AVEC
  311.  305  302   0034 0000       |.CSBAR9  DC.W      CSBAR_XX            CS9  base & option register values
  312.  306  303   0036 0000       |.CSOR9   DC.W      CSOR_XX             .  -- unused --
  313.  307  304   0038 0103       |.CSBAR10 DC.W      RAM2/256+B64K       CS10 base & option register values
  314.  308  305   003A 5030       |.CSOR10  DC.W      0*CS_WAIT+CS_UPPB+CS_W+CS_AS+CS_SUSP
  315.  309  306                   |
  316.  310  307                   |*----------------------------------------------------------------------------
  317.  311  308                   |* Common Chip Select Table: (Rev. A BCC + Rev. A PFB) & (Rev. B BCC + Rev. B PFB)
  318.  312  309                   |*
  319.  313  310   003C 0E04       |.CSBARBT DC.W      ROM/256+B128K       CSBOOT base & option register values
  320.  314  311   003E 68B0       |.CSORBT  DC.W      2*CS_WAIT+CS_BOTHB+CS_R+CS_AS+CS_SUSP
  321.  315  312                   |*   - "2*CS_WAIT" = 2 wait cycles = AMD 27C1024-205LC 200 ns EPROM
  322.  316  313                   |*     This EPROM is 2 wait cycles because it is always enabled, whereas the
  323.  317  314                   |*     EPROM on the platform board (PFB) must first be enabled so it requires
  324.  318  315                   |*     3 wait cycles!
  325.  319  316                   |
  326.  320  317                   |*----------------------------------------------------------------------------
  327.  321  318                   |* New Chip Select Table: (Rev. B BCC + Rev. B PFB, or later!)
  328.  322  319                   |*
  329.  323  320   0040 0003       |CSBAR0$  DC.W      RAM/256+B64K        CS0  base & option register values
  330.  324  321   0042 503E       |CSOR0$   DC.W      CS_FAST+CS_UPPB+CS_W+CS_AS+CS_SUSP
  331.  325  322   0044 0003       |CSBAR1$  DC.W      RAM/256+B64K        CS1  base & option register values
  332.  326  323   0046 303E       |CSOR1$   DC.W      CS_FAST+CS_LOWB+CS_W+CS_AS+CS_SUSP
  333.  327  324   0048 0003       |CSBAR2$  DC.W      RAM/256+B64K        CS2  base & option register values
  334.  328  325   004A 683E       |CSOR2$   DC.W      CS_FAST+CS_BOTHB+CS_R+CS_AS+CS_SUSP
  335.  329  326   004C 0000       |CSBAR3$  DC.W      CSBAR_XX            CS3  base & option register values
  336.  330  327   004E 0000       |CSOR3$   DC.W      CSOR_XX             .  -- unused --
  337.  331  328   0050 FFF8       |CSBAR4$  DC.W      AVEC_7/256          CS4  base & option register values
  338.  332  329   0052 680F       |CSOR4$   DC.W      0*CS_WAIT+CS_BOTHB+CS_R+CS_AS+CS_CSP+7*CS_LVL+CS_AVEC
  339.  333  330   0054 FFE8       |CSBAR5$  DC.W      FPCP/256+B2K        CS5  base & option register values
  340.  334  331   0056 783F       |CSOR5$   DC.W      CS_EXT+CS_BOTHB+CS_RW+CS_AS+CS_SUSP
  341.  335  332   0058 1004       |CSBAR6$  DC.W      ROM2/256+B128K      CS6  base & option register values
  342.  336  333   005A 38F0       |CSOR6$   DC.W      3*CS_WAIT+CS_LOWB+CS_RW+CS_AS+CS_SUSP
  343.  337  334   005C 1004       |CSBAR7$  DC.W      ROM2/256+B128K      CS7  base & option register values
  344.  338  335   005E 58F0       |CSOR7$   DC.W      3*CS_WAIT+CS_UPPB+CS_RW+CS_AS+CS_SUSP
  345.  339  336   0060 0103       |CSBAR8$  DC.W      RAM2/256+B64K       CS8  base & option register values
  346.  340  337   0062 6870       |CSOR8$   DC.W      1*CS_WAIT+CS_BOTHB+CS_R+CS_AS+CS_SUSP
  347.  341  338   0064 0103       |CSBAR9$  DC.W      RAM2/256+B64K       CS9  base & option register values
  348.  342  339   0066 3030       |CSOR9$   DC.W      0*CS_WAIT+CS_LOWB+CS_W+CS_AS+CS_SUSP
  349.  343  340   0068 0103       |CSBAR10$ DC.W      RAM2/256+B64K       CS10 base & option register values
  350.  344  341   006A 5030       |CSOR10$  DC.W      0*CS_WAIT+CS_UPPB+CS_W+CS_AS+CS_SUSP
  351.  345  342                   |
  352.  346  343                   |
  353.  347  344                   |*  The next two words are used to modify the Module Configuration Register (MCR)
  354.  348  345                   |*  per the formula shown below ( "[X]" = contents of location "X"):
  355.  349  346                   |*             MCR = ([MCR].OR.[MCR_OR]).AND.[MCR_AND]
  356.  350  347                   |*  Thus the power-on value of MCR is read, or'ed with MCR_OR, then and'ed with
  357.  351  348                   |*  MCR_AND, and then stored back into MCR.  This allows us to modify the default
  358.  352  349                   |*  power-on value of MCR by adding bits we want and deleting bits we don't want!
  359.  353  350                   |*  This process allows the user to remap the internal registers, since the MM bit
  360.  354  351                   |*  is a write-once entity.
  361.  355  352                   |*
  362.  356  353   006C 020F       |MCR_OR   DC.W      $020F               Show cycles enabled, external arbitration
  363.  357  354                   |*                                      enable, interrupt arbitration level = $F
  364.  358  355                   |*                                      (highest priority).
  365.  359  356   006E DFFF       |MCR_AND  DC.W      $DFFF               Enable bus monitor when FREEZE is asserted.
  366.  360  357                   |*                                      and set Module Mapping (MM) to map internal
  367.  361  358                   |*                                      modules to $FFF000-$FFFFFF.
  368.  362  359                   |*MCR_AND  DC.W      $DFBF               Enable bus monitor when FREEZE is asserted
  369.  363  360                   |*                                      and set Module Mapping (MM) to map internal
  370.  364  361                   |*                                      modules to $7FF000-$7FFFFF.
  371.  365  362                   |
  372.  366  363   0070 06         |SYPCR_OR   DC.B    $06                 Bus Monitor External Enabled, 16 system clocks
  373.  367  364   0071 7F         |SYPCR_AND  DC.B    $7F                 Disable Software Watchdog
  374.  368  365                   |*SYPCR_AND  DC.B    $FF                 Enable Software Watchdog
  375.  369  366                   |
  376.  370  367   0072 8000       |FCRYSTAL DC.W      FCRYSTVAL           Crystal frequency (in Hz)
  377.  371  368                   |
  378.  372  369   0074 FFFF FFFF  |FEXTAL   DC.L      FILL.4              External clock frequency (in Hz)
  379.  373  370                   |
  380.  374  371                   |
  381.  375  372                   |* ROM Auto Boot Vectors
  382.  376  373   0078 FFFF FFFF  |RB_SP    DC.L      FILL.4              Allocate space for ROM BOOT SP and PC.
  383.  377  374   007C FFFF FFFF  |RB_PC    DC.L      FILL.4!1            .  PC bit0= 1 disables ROM BOOT!
  384.  378  375        0000 0000  |   IFNE      4-(RB_PC-RB_SP)
  385.  379  376                   |         FAIL      469 ROM BOOT SP/PC not adjacent anymore!
  386.  380  377                   |   ENDC
  387.  381  378                   |
  388.  382  379                   |* SCI Console Default Initialization Table (CONSCI)
  389.  383  380                   |*
  390.  384  381   0080            |CONSCI   DS        0                   * USE THIS FOR CONNECTION TO TERMINALS
  391.  385  382                   |*
  392.  386  383                   |********  Each bit set in '.PARMS' below enables the 7 parameters   **********
  393.  387  384                   |********  that follow.  DO NOT ALTER THE VALUE OF '.PARAMS' below!  **********
  394.  388  385                   |*
  395.  389  386   0080 0000 1C0F  |.PARMS   DC.L      $1C0F
  396.  390  387                   |*
  397.  391  388   0084 2580       |.BAUD    DC.W      9600                Baud rate (in decimal)
  398.  392  389   0086 00         |.PARITY  DC.B      0                   Parity: $00= none, 'E'= even, 'O'= odd
  399.  393  390   0087 08         |.DATA    DC.B      8                   Nbr. data bits:  7 or 8
  400.  394  391   0088 01         |.STOP    DC.B      1                   Nbr. stop bits:  1 or 2
  401.  395  392   0089 FF         |.XON_ENB DC.B      $FF                 XON/XOFF enable:
  402.  396  393                   |*                                      .    $FF= enabled, $00= disabled
  403.  397  394   008A 11         |.XON     DC.B      $11                 XON  char: ^Q = $11
  404.  398  395   008B 13         |.XOFF    DC.B      $13                 XOFF char: ^S = $13
  405.  399  396                   |*
  406.  400  397                   |
  407.  401  398                   |* Periodic Interrupt Timer
  408.  402  399                   |*   - assumes 32.768 KHz clock
  409.  403  400                   |*
  410.  404  401   008C 0642       |.PICR    DC.W      TIMERLVL<<8+TIMERVEC   Periodic int. control reg. value
  411.  405  402                   |*                                         . Defines interrupt level & vector.
  412.  406  403   008E 0102       |.PITR    DC.W      $0102                  Periodic int. timing reg. value
  413.  407  404                   |*                                         . Defines SYSCALL "tick" = 125 msec
  414.  408  405                   |
  415.  409  406                   |* Power On Branch Vectors
  416.  410  407                   |*  - There are no entry/exit restrictions for register usage here.
  417.  411  408                   |*
  418.  412  409                   |PWR_ON:
  419.  413  410   0090 60FF FFFF  |PWR_TBL1 BRA.L     INIT_T1           Table #1 Initialization processing
  420.  413        0094 FF6E       |
  421.  414  411                   |*                                    .  - returns [A6]= Init Table #2 start addr
  422.  415  412                   |*                                    .  - returns to PWR_INI
  423.  416  413   0096 60FF FFFF  |PWR_INI  BRA.L     INIT_CS           Initialize chip selects, etc. for 68332
  424.  416        009A FF68       |
  425.  417  414                   |*                                    .  - returns [D7.L]= Power Up Status Flag
  426.  418  415                   |*                                    .  - preserves [A6]
  427.  419  416                   |*                                    .  - returns to PWR_TBL2
  428.  420  417   009C 60FF FFFF  |PWR_TBL2 BRA.L     INIT_T2           Table #2 Initialization processing
  429.  420        00A0 FF62       |
  430.  421  418                   |*                                    .  - entry [A6]= Init Table #2 start addr
  431.  422  419                   |*                                    .  - preserves [D7]
  432.  423  420                   |*                                    .  - returns to PWR_TTL
  433.  424  421   00A2 60FF 0000  |PWR_TTL  BRA.L     PWR_TST           Print sign on message title.
  434.  424        00A6 0004       |
  435.  425  422                   |*                                    .  - preserves [D7]
  436.  426  423                   |*                                    .  - returns to PWR_TST
  437.  427  424                   |*  NOTE:  PWR_TTL is not enabled yet.  Signon message actually gets printed
  438.  428  425                   |*         in SYSINIT routine via TRAP 15 calls!  This may be changed in the
  439.  429  426                   |*         future so simple SCI routines w/o stack usage can print messages
  440.  430  427                   |*         until system has been verified (use address regs for return addrs).
  441.  431  428                   |*
  442.  432  429   00A8 60FF FFFF  |PWR_TST  BRA.L     CONFTST           Perform confidence tests.
  443.  432        00AC FF56       |
  444.  433  430                   |*                                    .  - preserves [D7.L bits 8-31]
  445.  434  431                   |*                                    .  - returns [D7.B]= error code flag
  446.  435  432                   |*                                    .  - returns to PWR_GO
  447.  436  433   00AE 60FF FFFF  |PWR_GO   BRA.L     SYSINIT           Go start up the system.
  448.  436        00B2 FF50       |
  449.  437  434                   |*                                    .  - entry [D7.L bits 8-31]= Power Up
  450.  438  435                   |*                                    .      Status Flag
  451.  439  436                   |*                                    .  - entry [D7.B]= self-test error code flag
  452.  440  437                   |*                                    .  - never returns
  453.  441  438   00B4 FFFF FFFF  |         DCB.W     2*3,FILL.2   Reserve space for 2 more BRA.L's (3 words each)
  454.  441  438   00B8 FFFF FFFF  |
  455.  442  439        0000 00C0  |PWR_END  EQU       *
  456.  443  440                   |
  457.  444  441   00C0 FFFF FFFF  |    DCB.B      16,FILL.1             <reserved>
  458.  444  441   00C4 FFFF FFFF  |
  459.  445  442                   |
  460.  446  443                   |* Initialization Table Area:
  461.  447  444                   |*   - see INITTBL.SA for description!
  462.  448  445                   |*
  463.  449  446   00D0 FFFF FFFF  |INITTBL  DCB.B    $A0,FILL.1
  464.  449  446   00D4 FFFF FFFF  |
  465.  450  447        0000 0170  |INITTBLE EQU      *        End of Init. Table.
  466.  451  448                   |
  467.  452  449                   |* Sign On Message Test String
  468.  453  450                   |*
  469.  454  451   0170            |SIGNON   DS.W      0
  470.  455  452   0170 8F         |         DC.B      SIGN$2-SIGN$1             Set msg byte count
  471.  456  453   0171 0D0A 0A    |SIGN$1   DC.B      CR,LF,LF
  472.  457  454   0174 4350 5533  |SIGN$3   DC.B      'CPU32Bug Debugger/Diagnostics - Version  1.00'
  473.  457  454   0178 3242 7567  |
  474.  457  454   017C 2044 6562  |
  475.  457  454   0180 7567 6765  |
  476.  457  454   0184 722F 4469  |
  477.  457  454   0188 6167 6E6F  |
  478.  457  454   018C 7374 6963  |
  479.  457  454   0190 7320 2D20  |
  480.  457  454   0194 5665 7273  |
  481.  457  454   0198 696F 6E20  |
  482.  457  454   019C 2031 2E30  |
  483.  457  454   01A0 30         |
  484.  458  455        0000 002D  |SIGN1SZ  EQU       *-SIGN$3                  # chars in line #1 = $2D= 45
  485.  459  456   01A1 2020 2020  |         DCB.B     34,SPACE                  Pad to end of line (79-45= 34)
  486.  459  456   01A5 2020 2020  |
  487.  460  457   01C3 0D0A       |         DC.B      CR,LF
  488.  461  458   01C5 2028 4329  |SIGN$4   DC.B      ' (C) Copyright 1991 by Motorola Inc.'
  489.  461  458   01C9 2043 6F70  |
  490.  461  458   01CD 7972 6967  |
  491.  461  458   01D1 6874 2031  |
  492.  461  458   01D5 3939 3120  |
  493.  461  458   01D9 6279 204D  |
  494.  461  458   01DD 6F74 6F72  |
  495.  461  458   01E1 6F6C 6120  |
  496.  461  458   01E5 496E 632E  |
  497.  462  459        0000 0024  |SIGN2SZ  EQU       *-SIGN$4                  # chars in line #2 = $24= 36
  498.  463  460        0000 0017  |SIGN3SZ  EQU       ($200-(SIGNON-ORIGIN))-(*-SIGNON)  Extra space= $17 = 23
  499.  464  461   01E9 2020 2020  |         DCB.B     23,SPACE                  Pad to end of sigon space
  500.  464  461   01ED 2020 2020  |
  501.  465  462        0000 0200  |SIGN$2   EQU       *
  502.  466  463                   |
  503.  467  464        0000 0000  |    IFNE      $200-(*-ORIGIN)
  504.  468  465                   |         FAIL      499 Param area must= $200 to match user documentation!
  505.  469  466                   |    ENDC
  506.  470  467        0000 0000  |    IFNE      $08-(CODESIZE-ORIGIN)
  507.  471  468                   |         FAIL      499 CODESIZE must= offset $08 to match user documentation!
  508.  472  469                   |    ENDC
  509.  473  470        0000 0000  |    IFNE      $0C-(SRECMAX-ORIGIN)
  510.  474  471                   |         FAIL      499 SRECMAX must= offset $0C to match user documentation!
  511.  475  472                   |    ENDC
  512.  476  473        0000 0000  |    IFNE      $0E-(CHECKSUM-ORIGIN)
  513.  477  474                   |         FAIL      499 CHECKSUM must= offset $0E to match user documentation!
  514.  478  475                   |    ENDC
  515.  479  476        0000 0000  |    IFNE      $10-(.CSBAR0-ORIGIN)
  516.  480  477                   |         FAIL      499 .CSBAR0 must= offset $10 to match user documentation!
  517.  481  478                   |    ENDC
  518.  482  479        0000 0000  |    IFNE      $12-(.CSOR0-ORIGIN)
  519.  483  480                   |         FAIL      499 .CSOR0 must= offset $12 to match user documentation!
  520.  484  481                   |    ENDC
  521.  485  482        0000 0000  |    IFNE      $3C-(.CSBARBT-ORIGIN)
  522.  486  483                   |         FAIL      499 .CSBARBT must= offset $3C to match user documentation!
  523.  487  484                   |    ENDC
  524.  488  485        0000 0000  |    IFNE      $3E-(.CSORBT-ORIGIN)
  525.  489  486                   |         FAIL      499 .CSORBT must= offset $3E to match user documentation!
  526.  490  487                   |    ENDC
  527.  491  488        0000 0000  |    IFNE      $40-(CSBAR0$-ORIGIN)
  528.  492  489                   |         FAIL      499 CSBAR0$ must= offset $40 to match user documentation!
  529.  493  490                   |    ENDC
  530.  494  491        0000 0000  |    IFNE      $42-(CSOR0$-ORIGIN)
  531.  495  492                   |         FAIL      499 CSOR0$ must= offset $42 to match user documentation!
  532.  496  493                   |    ENDC
  533.  497  494        0000 0000  |    IFNE      $6C-(MCR_OR-ORIGIN)
  534.  498  495                   |         FAIL      499 MCR_OR must= offset $6C to match user documentation!
  535.  499  496                   |    ENDC
  536.  500  497        0000 0000  |    IFNE      $6E-(MCR_AND-ORIGIN)
  537.  501  498                   |         FAIL      499 MCR_AND must= offset $6E to match user documentation!
  538.  502  499                   |    ENDC
  539.  503  500        0000 0000  |    IFNE      $70-(SYPCR_OR-ORIGIN)
  540.  504  501                   |         FAIL      499 SYPCR_OR must= offset $70 to match user documentation!
  541.  505  502                   |    ENDC
  542.  506  503        0000 0000  |    IFNE      $71-(SYPCR_AND-ORIGIN)
  543.  507  504                   |         FAIL      499 SYPCR_AND must= offset $71 to match user documentation!
  544.  508  505                   |    ENDC
  545.  509  506        0000 0000  |    IFNE      $72-(FCRYSTAL-ORIGIN)
  546.  510  507                   |         FAIL      499 FCRYSTAL must= offset $72 to match user documentation!
  547.  511  508                   |    ENDC
  548.  512  509        0000 0000  |    IFNE      $74-(FEXTAL-ORIGIN)
  549.  513  510                   |         FAIL      499 FEXTAL must= offset $74 to match user documentation!
  550.  514  511                   |    ENDC
  551.  515  512        0000 0000  |    IFNE      $78-(RB_SP-ORIGIN)
  552.  516  513                   |         FAIL      499 RB_SP must= offset $78 to match user documentation!
  553.  517  514                   |    ENDC
  554.  518  515        0000 0000  |    IFNE      $7C-(RB_PC-ORIGIN)
  555.  519  516                   |         FAIL      499 RB_PC must= offset $7C to match user documentation!
  556.  520  517                   |    ENDC
  557.  521  518        0000 0000  |    IFNE      $80-(.PARMS-ORIGIN)
  558.  522  519                   |         FAIL      499 .PARMS must= offset $80 to match user documentation!
  559.  523  520                   |    ENDC
  560.  524  521        0000 0000  |    IFNE      $84-(.BAUD-ORIGIN)
  561.  525  522                   |         FAIL      499 .BAUD must= offset $84 to match user documentation!
  562.  526  523                   |    ENDC
  563.  527  524        0000 0000  |    IFNE      $86-(.PARITY-ORIGIN)
  564.  528  525                   |         FAIL      499 .PARITY must= offset $86 to match user documentation!
  565.  529  526                   |    ENDC
  566.  530  527        0000 0000  |    IFNE      $87-(.DATA-ORIGIN)
  567.  531  528                   |         FAIL      499 .DATA must= offset $87 to match user documentation!
  568.  532  529                   |    ENDC
  569.  533  530        0000 0000  |    IFNE      $88-(.STOP-ORIGIN)
  570.  534  531                   |         FAIL      499 .STOP must= offset $88 to match user documentation!
  571.  535  532                   |    ENDC
  572.  536  533        0000 0000  |    IFNE      $89-(.XON_ENB-ORIGIN)
  573.  537  534                   |         FAIL      499 .XON_ENB must= offset $89 to match user documentation!
  574.  538  535                   |    ENDC
  575.  539  536        0000 0000  |    IFNE      $8A-(.XON-ORIGIN)
  576.  540  537                   |         FAIL      499 .XON must= offset $8A to match user documentation!
  577.  541  538                   |    ENDC
  578.  542  539        0000 0000  |    IFNE      $8B-(.XOFF-ORIGIN)
  579.  543  540                   |         FAIL      499 .XOFF must= offset $8B to match user documentation!
  580.  544  541                   |    ENDC
  581.  545  542        0000 0000  |    IFNE      $8C-(.PICR-ORIGIN)
  582.  546  543                   |         FAIL      499 .PICR must= offset $8C to match user documentation!
  583.  547  544                   |    ENDC
  584.  548  545        0000 0000  |    IFNE      $8E-(.PITR-ORIGIN)
  585.  549  546                   |         FAIL      499 .PITR must= offset $8E to match user documentation!
  586.  550  547                   |    ENDC
  587.  551  548        0000 0000  |    IFNE      $90-(PWR_ON-ORIGIN)
  588.  552  549                   |         FAIL      499 PWR_ON must= offset $90 to match user documentation!
  589.  553  550                   |    ENDC
  590.  554  551        0000 0000  |    IFNE      $90-(PWR_TBL1-ORIGIN)
  591.  555  552                   |         FAIL      499 PWR_TBL1 must= offset $90 to match user documentation!
  592.  556  553                   |    ENDC
  593.  557  554        0000 0000  |    IFNE      $96-(PWR_INI-ORIGIN)
  594.  558  555                   |         FAIL      499 PWR_INI must= offset $96 to match user documentation!
  595.  559  556                   |    ENDC
  596.  560  557        0000 0000  |    IFNE      $9C-(PWR_TBL2-ORIGIN)
  597.  561  558                   |         FAIL      499 PWR_TBL2 must= offset $9C to match user documentation!
  598.  562  559                   |    ENDC
  599.  563  560        0000 0000  |    IFNE      $A2-(PWR_TTL-ORIGIN)
  600.  564  561                   |         FAIL      499 PWR_TTL must= offset $A2 to match user documentation!
  601.  565  562                   |    ENDC
  602.  566  563        0000 0000  |    IFNE      $A8-(PWR_TST-ORIGIN)
  603.  567  564                   |         FAIL      499 PWR_TST must= offset $A8 to match user documentation!
  604.  568  565                   |    ENDC
  605.  569  566        0000 0000  |    IFNE      $AE-(PWR_GO-ORIGIN)
  606.  570  567                   |         FAIL      499 PWR_GO must= offset $AE to match user documentation!
  607.  571  568                   |    ENDC
  608.  572  569        0000 0000  |    IFNE      $D0-(INITTBL-ORIGIN)
  609.  573  570                   |         FAIL      499 INITTBL must= $D0 to match user documentation!
  610.  574  571                   |    ENDC
  611.  575  572        0000 0000  |    IFNE      $170-(INITTBLE-ORIGIN)
  612.  576  573                   |         FAIL      499 INITTBLE must= $170 to match user documentation!
  613.  577  574                   |    ENDC
  614.  578  575        0000 0000  |    IFNE      $170-(SIGNON-ORIGIN)
  615.  579  576                   |         FAIL      499 SIGNON must= $170 to match user documentation!
  616.  580  577                   |    ENDC
  617.  581  578                   |
  618.  582  579                   |         END
  619.  582 lines assembled
  620.  
  621. symbol table:
  622. symbol name       attrib.  section    value
  623. -----------       -------  -------    -----
  624. ORIGIN            .data    8          0x0
  625.      578 575 572 569 566 563 560 557 554 551
  626.      548 545 542 539 536 533 530 527 524 521
  627.      518 515 512 509 506 503 500 497 494 491
  628.      488 485 482 479 476 473 470 467 463 @267
  629.      @58
  630. CODESIZE          .data    8          0x8
  631.      470 @271 @59
  632. CHECKSUM          .data    8          0xe
  633.      476 @276 @60
  634. .CSBAR0           .data    8          0x10
  635.      479 @287 @62
  636. .CSBAR1           .data    8          0x14
  637.      @289 @62
  638. .CSBAR2           .data    8          0x18
  639.      @291 @62
  640. .CSBAR3           .data    8          0x1c
  641.      @293 @62
  642. .CSBAR4           .data    8          0x20
  643.      @295 @62
  644. .CSBAR5           .data    8          0x24
  645.      @297 @62
  646. .CSBAR6           .data    8          0x28
  647.      @299 @63
  648. .CSBAR7           .data    8          0x2c
  649.      @301 @63
  650. .CSBAR8           .data    8          0x30
  651.      @303 @63
  652. .CSBAR9           .data    8          0x34
  653.      @305 @63
  654. .CSBAR10          .data    8          0x38
  655.      @307 @63
  656. .CSOR0            .data    8          0x12
  657.      482 @288 @65
  658. .CSOR1            .data    8          0x16
  659.      @290 @65
  660. .CSOR2            .data    8          0x1a
  661.      @292 @65
  662. .CSOR3            .data    8          0x1e
  663.      @294 @65
  664. .CSOR4            .data    8          0x22
  665.      @296 @65
  666. .CSOR5            .data    8          0x26
  667.      @298 @65
  668. .CSOR6            .data    8          0x2a
  669.      @300 @66
  670. .CSOR7            .data    8          0x2e
  671.      @302 @66
  672. .CSOR8            .data    8          0x32
  673.      @304 @66
  674. .CSOR9            .data    8          0x36
  675.      @306 @66
  676. .CSOR10           .data    8          0x3a
  677.      @308 @66
  678. .CSBARBT          .data    8          0x3c
  679.      485 @313 @68
  680. .CSORBT           .data    8          0x3e
  681.      488 @314 @69
  682. CSBAR0$           .data    8          0x40
  683.      491 @323 @71
  684. CSBAR1$           .data    8          0x44
  685.      @325 @71
  686. CSBAR2$           .data    8          0x48
  687.      @327 @71
  688. CSBAR3$           .data    8          0x4c
  689.      @329 @71
  690. CSBAR4$           .data    8          0x50
  691.      @331 @71
  692. CSBAR5$           .data    8          0x54
  693.      @333 @71
  694. CSBAR6$           .data    8          0x58
  695.      @335 @72
  696. CSBAR7$           .data    8          0x5c
  697.      @337 @72
  698. CSBAR8$           .data    8          0x60
  699.      @339 @72
  700. CSBAR9$           .data    8          0x64
  701.      @341 @72
  702. CSBAR10$          .data    8          0x68
  703.      @343 @72
  704. CSOR0$            .data    8          0x42
  705.      494 @324 @74
  706. CSOR1$            .data    8          0x46
  707.      @326 @74
  708. CSOR2$            .data    8          0x4a
  709.      @328 @74
  710. CSOR3$            .data    8          0x4e
  711.      @330 @74
  712. CSOR4$            .data    8          0x52
  713.      @332 @74
  714. CSOR5$            .data    8          0x56
  715.      @334 @74
  716. CSOR6$            .data    8          0x5a
  717.      @336 @75
  718. CSOR7$            .data    8          0x5e
  719.      @338 @75
  720. CSOR8$            .data    8          0x62
  721.      @340 @75
  722. CSOR9$            .data    8          0x66
  723.      @342 @75
  724. CSOR10$           .data    8          0x6a
  725.      @344 @75
  726. MCR_OR            .data    8          0x6c
  727.      497 @356 @77
  728. MCR_AND           .data    8          0x6e
  729.      500 @359 @78
  730. .PICR             .data    8          0x8c
  731.      545 @404 @79
  732. .PITR             .data    8          0x8e
  733.      548 @406 @80
  734. RB_SP             .data    8          0x78
  735.      515 378 @376 @81
  736. RB_PC             .data    8          0x7c
  737.      518 378 @377 @82
  738. CONSCI            .data    8          0x80
  739.      @384 @83
  740. .PARMS            .data    8          0x80
  741.      521 @389 @84
  742. .BAUD             .data    8          0x84
  743.      524 @391 @85
  744. .PARITY           .data    8          0x86
  745.      527 @392 @86
  746. .DATA             .data    8          0x87
  747.      530 @393 @87
  748. .STOP             .data    8          0x88
  749.      533 @394 @88
  750. .XON_ENB          .data    8          0x89
  751.      536 @395 @89
  752. .XON              .data    8          0x8a
  753.      539 @397 @90
  754. .XOFF             .data    8          0x8b
  755.      542 @398 @91
  756. SYPCR_OR          .data    8          0x70
  757.      503 @366 @92
  758. SYPCR_AND         .data    8          0x71
  759.      506 @367 @93
  760. FEXTAL            .data    8          0x74
  761.      512 @372 @94
  762. FCRYSTAL          .data    8          0x72
  763.      509 @370 @95
  764. PWR_ON            .data    8          0x90
  765.      551 @412 269 @96
  766. PWR_TBL1          .data    8          0x90
  767.      554 @413 @97
  768. PWR_INI           .data    8          0x96
  769.      557 @416 @98
  770. PWR_TBL2          .data    8          0x9c
  771.      560 @420 @99
  772. PWR_TTL           .data    8          0xa2
  773.      563 @424 @100
  774. PWR_TST           .data    8          0xa8
  775.      566 @432 424 @101
  776. PWR_GO            .data    8          0xae
  777.      569 @436 @102
  778. INITTBL           .data    8          0xd0
  779.      572 @449 @103
  780. INITTBLE          .data    8          0x170
  781.      575 @450 @104
  782. SIGNON            .data    8          0x170
  783.      578 463 463 @454 @105
  784. CONFTST           xref                 
  785.      432 @109
  786. SYSINIT           xref                 
  787.      436 @110
  788. INIT_CS           xref                 
  789.      416 @111
  790. INIT_T1           xref                 
  791.      413 @112
  792. INIT_T2           xref                 
  793.      420 @113
  794. MEMPAGE           xref                 
  795.      @114
  796. VECTOR            macro                
  797.      262
  798. CR                abs.                0xd
  799.      460 456 @127
  800. LF                abs.                0xa
  801.      460 456 456 @128
  802. SPACE             abs.                0x20
  803.      464 459 @129
  804. SR_VAL            abs.                0x2700
  805.      @137
  806. RAM_BASE          abs.                0x0
  807.      197 159 @139
  808. RAM_SIZE          abs.                0x10000
  809.      161 @140
  810. ROM1_BASE         abs.                0xe0000
  811.      198 174 166 @141
  812. ROM1_SIZE         abs.                0x20000
  813.      271 174 @142
  814. IRAM_BASE         abs.                0x40000
  815.      202 @143
  816. FPCP_BASE         abs.                0xffffe800
  817.      201 @144
  818. FCRYSTVAL         abs.                0x8000
  819.      370 @146
  820. HI_BASE           abs.                0xfffff000
  821.      @147
  822. LO_BASE           abs.                0x7ff000
  823.      @149
  824. SIM               abs.                0xa00
  825.      @150
  826. RAMCR             abs.                0xb00
  827.      @151
  828. QSM               abs.                0xc00
  829.      @152
  830. AUTO_BASE         abs.                0xfffff800
  831.      203 @153
  832. EXTAL_BIT         abs.                0x1f
  833.      @156
  834. CHKSUM_BIT        abs.                0x1e
  835.      @157
  836. LOCALRAM          abs.                0x0
  837.      268 173 164 162 @159
  838. SYSRAMSZ          abs.                0x4000
  839.      163 162 @160
  840. LCLRAMMX          abs.                0x10000
  841.      173 163 @161
  842. USRRAM            abs.                0x4000
  843.      @162
  844. USRRAMSZ          abs.                0xc000
  845.      @163
  846. RAMSTART          abs.                0x0
  847.      @164
  848. LOCALROM          abs.                0xe0000
  849.      @166
  850. LCLROMSZ          abs.                0x10000
  851.      @167
  852. ROMUNPGM          abs.                0xff
  853.      169 @168
  854. FILL.1            abs.                0xff
  855.      449 444 275 170 170 @169
  856. FILL.2            abs.                0xffff
  857.      441 171 171 @170
  858. FILL.4            abs.                0xffffffff
  859.      377 376 372 @171
  860. RAM2_BASE         abs.                0x10000
  861.      199 @173
  862. ROM2_BASE         abs.                0x100000
  863.      200 @174
  864. VECTSIZ           abs.                0x400
  865.      268 179 @176
  866. USERLEN           abs.                0x1000
  867.      179 @177
  868. MEMINC            abs.                0x4000
  869.      179 @178
  870. STKLEN            abs.                0x2bfc
  871.      268 @179
  872. ABORTLVL          abs.                0x7
  873.      @184
  874. ABORTVEC          abs.                0x1f
  875.      @185
  876. ACFAILVL          abs.                0x7
  877.      @186
  878. ACFAILVC          abs.                0x41
  879.      @187
  880. TIMERLVL          abs.                0x6
  881.      404 @188
  882. TIMERVEC          abs.                0x42
  883.      404 @189
  884. ADDRMASK          abs.                0xfff800
  885.      203 202 201 200 199 198 197 @196
  886. RAM               abs.                0x0
  887.      327 325 323 289 287 @197
  888. ROM               abs.                0xe0000
  889.      313 @198
  890. RAM2              abs.                0x10000
  891.      343 341 339 307 293 291 @199
  892. ROM2              abs.                0x100000
  893.      337 335 297 295 @200
  894. FPCP              abs.                0xffe800
  895.      333 299 @201
  896. IRAM              abs.                0x40000
  897.      @202
  898. AVEC_7            abs.                0xfff800
  899.      331 303 @203
  900. CSBAR_XX          abs.                0x0
  901.      329 305 301 @205
  902. CSOR_XX           abs.                0x0
  903.      330 306 302 @206
  904. B2K               abs.                0x0
  905.      333 299 @211
  906. B8K               abs.                0x1
  907.      @212
  908. B16K              abs.                0x2
  909.      @213
  910. B64K              abs.                0x3
  911.      343 341 339 327 325 323 307 293 291 289
  912.      287 @214
  913. B128K             abs.                0x4
  914.      337 335 313 297 295 @215
  915. B256K             abs.                0x5
  916.      @216
  917. B512K             abs.                0x6
  918.      @217
  919. B1M               abs.                0x7
  920.      @218
  921. ASYNC             abs.                0x0
  922.      @219
  923. SYNC              abs.                0x8000
  924.      @220
  925. CS_UPPB           abs.                0x4000
  926.      344 338 324 308 296 288 @221
  927. CS_LOWB           abs.                0x2000
  928.      342 336 326 298 294 290 @222
  929. CS_BOTHB          abs.                0x6000
  930.      340 334 332 328 314 304 300 292 @223
  931. CS_R              abs.                0x800
  932.      340 332 328 314 304 292 @224
  933. CS_W              abs.                0x1000
  934.      344 342 326 324 308 294 @225
  935. CS_RW             abs.                0x1800
  936.      338 336 334 300 298 296 290 288 @226
  937. CS_AS             abs.                0x0
  938.      344 342 340 338 336 334 332 328 326 324
  939.      314 308 304 300 298 296 294 292 290 288
  940.      @227
  941. CS_DS             abs.                0x400
  942.      @228
  943. CS_FAST           abs.                0xe
  944.      328 326 324 @229
  945. CS_EXT            abs.                0xf
  946.      334 300 @230
  947. CS_WAIT           abs.                0x40
  948.      344 342 340 338 336 332 314 308 304 298
  949.      296 294 292 290 288 @231
  950. CS_CSP            abs.                0x0
  951.      332 304 @232
  952. CS_USP            abs.                0x10
  953.      @233
  954. CS_SSP            abs.                0x20
  955.      @234
  956. CS_SUSP           abs.                0x30
  957.      344 342 340 338 336 334 328 326 324 314
  958.      308 300 298 296 294 292 290 288 @235
  959. CS_LVL            abs.                0x2
  960.      332 304 @236
  961. CS_AVEC           abs.                0x1
  962.      332 304 @237
  963. CHECKVAL          abs.                0x3033
  964.      276 @244
  965. SECTD             abs.                0x0
  966.      @263
  967. SECTP             abs.                0x8
  968.      265 @264
  969. PWR_SSP           .data    8          0x0
  970.      @268
  971. PWR_PC            .data    8          0x4
  972.      @269
  973. SRECMAX           .data    8          0xc
  974.      473 @272
  975. CHECKALT          .data    8          0xd
  976.      @275
  977. PWR_END           .data    8          0xc0
  978.      @442
  979. SIGN$2            .data    8          0x200
  980.      @465 455
  981. SIGN$1            .data    8          0x171
  982.      @456 455
  983. SIGN$3            .data    8          0x174
  984.      458 @457
  985. SIGN1SZ           abs.                0x2d
  986.      @458
  987. SIGN$4            .data    8          0x1c5
  988.      462 @461
  989. SIGN2SZ           abs.                0x24
  990.      @462
  991. SIGN3SZ           abs.                0x17
  992.      @463
  993. .data             section  8          0x0
  994. 181 symbols
  995.